

バッテリー駆動機器を 監視する 監視回路IC

マイクロプロセッサを使用する機器はほとんどの場合、パワーアップとパワーダウン、及びシャットダウンやスリープモードから抜け出す時に監視機能を必要とします。監視回路はパワーオンリセットを提供するだけの場合もあれば、その他にバックアップバッテリー管理、メモリ書込保護、ローライン早期警報、ソフトウェアウォッチドッグ等の機能を提供する場合もあります(図1)。

数多くのマイクロプロセッサ(μP)監視回路IC(パワーオンリセット、パワーグッド回路、リセット回路等とも呼ばれます)の中から1つを選ぶことにより、これらの機能の全てあるいは一部を得ることができます。以下の説明は、特定のアプリケーションに最も適した監視回路を選ぶための参考としてください。また、 μP 監視上の一般的な問題の解決法についても説明されています。

まず最初に、リセット発生の V_{CC} スレッシュホールド電圧を決める必要があります(電源電圧が許容範囲外だとRESETが発生して μP の動作が止まります)。標準的なパワーオンリセット回路は電圧リファレンス、コンパレータ及びタイマから構成されています。上昇しつつある V_{CC} と(分圧器を通じて)リファレンス電圧を比較し、 V_{CC} が分圧器で設定されたスレッシュホールド(V_{RST})を越える時にコンパレータの出力が遷移します。この遷移によって

タイマがトリガされ、システム発振器がスタートして安定化するまでの間ソフトウェアの実行を防ぐためのリセット状態を維持します。

V_{CC} が V_{RST} よりも低くなると、監視回路は再びリセットを発生し、 V_{CC} が V_{RST} よりも低い間ずっとリセット状態を保ちます。一部のマイクロプロセッサ(μC)では、このパワーオンリセットのタイミングを取るために、簡単なRC回路が推奨されています。その他の μC では μC チップ上にリセット回路を備えています。ただし、これらの方法は電源電圧の挙動がある程度予想可能な範囲に限られています。パワーダウンや低電圧状態(V_{CC} が規定以上に安定化範囲から少しだけ外れた状態になること)によるコード実行エラーに対する保護は、これらの方法では得られません。こうしたパワーダウン及び低電圧状態に対しては監視回路ICが最も有効です。

スレッシュホールド値に影響する要因としては、 V_{CC} の許容範囲、システムICの許容最低/最高電源電圧、これらの変数のワーストケースの組合せに備えた設計の必要性等が挙げられます。多くのシステムでは、リセット機能は全温度範囲におけるワーストケースの組合せを含む全ての条件をカバーしているわけではありません。例えば、システムに最低電圧仕様4.75VのICが含まれているのに、最低/最高トリップスレッシュホールドが4.5V/4.75Vの監視回路を使用している場合もあります。この場合、監視回路がリセットを発生するのは、 V_{CC} がIC動作を保証できる最低電圧よりも低くなってからになります。リセットスレッシュホールドを4.75Vと(例えば)4.85Vの間に設定する方法もありますが、この設定では、まだ必要ないときにリセットが発生する恐れがあります。一般に、電源電圧が




図1. この標準アプリケーション回路では、多機能の μP 監視回路(IC1)が μP そのものの助けを借りてさまざまな機能を実行します。

下がってきたときの動作時間を稼ぐためにスレッシュホールドを低くするか、あるいは費用がかさみ動作時間が短くなるのを我慢しても高精度を得るためにスレッシュホールドを高くするかを決めなければなりません。リセットスレッシュホールドの許容範囲が $\pm 1\%$ という高精度の監視回路ICも入手可能です(図2)。

2つ以上の電源の監視

多くのアプリケーションでは5Vと3.3V電源の両方が要求され、そのうちの片方でも安定化範囲を外れればシステム全体をリセットしなければなりません。また、パワーアップ時に正しい動作を保証するために適切なパワーオンリセット期間が必要です。これらの問題に対してコスト効果の高い解決法を提供するのは、パワーフェイルコンパレータとマニュアルリセット入力(MR)を備えた監視回路ICです。

内部スレッシュホールドが3.3V監視用に設定された監視回路ICを選んだ場合、補助のパワーフェイルコンパレータを使って5V電源を監視することができます。それにはパワーフェイルコンパレータ出力(PFO)をMR入力に戻すだけで十分です(図3)。この接続により、ICはどちらか片方の電源が安定化範囲を外れたときにRESETを発生します。ICは3.3Vから電源を得ているため、RESET出力はアクティブ時には3.3Vスイングします。このレベルは殆どの5Vプロセッサの V_{IH} の必要条件を満たすため、通常はRESETで3Vと5V両方のプロセッサを駆動することができます。必要であれば、ダイオードOR接続によって他のシステムリセット信号をMRに接続することもできます。(こうした接続を行わない場合でも、MR入力とPFO出力の間にダイオードを入れる必要があります。)

シャットダウンルーチン用の早期警報

高精度のシステムでは、電源電圧(V_{CC})が低下し始めたときに早期警報を必要とする場合がよくあります。この警報は、 V_{CC} が低下して監視回路がハードリセットを発生する前に μP が重要なデータを保存し、必要な処理を行う時間の余裕を与えてくれます。1次のDC入力電圧にアクセスできる場合は、低電圧又はパワーフェイルコンパレータを使って監視することができます。コンパレータは、非安定化電源(1次)が低下しつつあることを知らせるプロセッサ割込を発生します。

1次の入力電圧にアクセスできない場合は、同じ安定化電源を監視しながら早期警報及びリセット信号を発生しなければなりません。単一のスレッシュホールドデテクタでローライン信号を発生し、それにディレータイマを付加してリセット信号を発生する方法と、2つの別々のコンパレータ($t_{LOWLINE}$ 用1つ及び t_{RST} 用1つ)を使う方法があります。どちらにしても、ローライン信号による割込




図2. これら3つのICが提供する監視機能の組合せは異なりますが、いずれも $\pm 1\%$ の精度で V_{CC} を監視します。




図3. ここに示す構成を持つ監視回路ICは、3.3V電源と5V電源の両方を監視します。

に続くシャットダウンルーチンが完了するのに十分な時間だけ、 V_{CC} が有効である必要があります。

シャットダウン/バックアップルーチンを完了するのに要する時間は、 V_{CC} の低下速度に依存するため、アプリケーションによって大きく変動します。そのため、ローラインとリセットの間のディレイはアプリケーションに合わせて調節しなければなりません。2スレッシュホールド法はタイムディレイリセット法よりも柔軟性があります。ローラインスレッシュホールドをリセットスレッシュホールドよりも数十mV高く調節し、シャットダウンルーチンに必要な時間に適合するように V_{CC} の低下速度を調節することにより、1つのICをさまざまなアプリケーションに使用することができます。

殆どのバッテリー駆動ポータブル機器では、ローライン警報が出てからリセットが発生するまでの間に、シャットダウンルーチンを実行するだけの余裕が電池に残っています。通常動作中にハイサイドスイッチが開放された場合等、 V_{CC} の立下がりが多い場合は、スイッチの負荷側にコンデンサを追加することにより、 V_{CC} の低下速度を緩めてシャットダウンルーチンを実行する時間を稼いってください。例えば、MAX814監視回路の場合、パワーフェイルコンパレータのディレイ(50μs)がアプリケーションに影響する場合もあれば、影響しない場合もあります。

まず、システムがシャットダウンルーチンを行うのに要する時間のワーストケースの値を計算します。次に、計算したワーストケースのシャットダウン時間、ワースト

ケースの負荷電流及びローラインとリセットスレッシュホールドの差の最小値($V_{LR(min)}$)を用いて、リセットが発生する前にシャットダウンルーチンを完了させるために必要な容量を計算します。

$$C_{HOLD} > I_{LOAD} \times t_{SHDN} / V_{LR(min)}$$

ここで、 I_{LOAD} はコンデンサから流れ出る電流、 $V_{LR(min)}$ はローラインとリセットスレッシュホールドの差の最小値、 t_{SHDN} はシステムが秩序正しいシャットダウンルーチンを完了するのに要する時間(リセットコンパレータの伝播遅延を含む)です。

ローラインスレッシュホールドをリセットスレッシュホールドよりも高く設定すると、ノイズに起因する誤ったローライントリガが発生することがあります。この問題を防ぐには、適切なバイパスによってノイズをフィルタリングし、シャットダウンルーチンが完了した後でソフトウェアを使ってローライン割込を監視してください。ローラインコンパレータからの割込を受けたプロセッサは、バックアップ/シャットダウンルーチンを完了してから割込の監視に戻ります。ライン又は負荷変動によってローラインが比較的早くハイに戻ると、このソフトウェアは保存されていたパラメータを再びロードして「ウォーム」スタートアップを行います。電源異常が発生した場合、ローライン信号の後にリセット信号が発信され、それから通常のバッテリーバックアップモードに入ります。

DC-DCブースト回路によるシャットダウン時間の延長

バックアップ/シャットダウンルーチンに必要な時間が蓄積コンデンサが提供できる時間よりも長い場合は、DC-DCコンバータを使ってシャットダウンルーチンが進行している間 V_{CC} を維持することができます。バックアップが完了したら、 μP がDC-DCコンバータをシャットダウンします。

例えば図4では、IC2はステップアップコンバータで、メインの5V電源がダウンした時にシステムと μP 監視回路(IC3)に5V電源を提供します。電源故障が起きた場合、メイン電源が4.65V以下に落ちるとIC1がQ1をオフにし、IC2をシャットダウン状態から抜け出し、 μP に割込をかけます。そしてIC2が電源電圧を4.65Vから5Vに昇圧します。リセットスレッシュホールドには達しないため、 μP へのリセットは発生しません。シャットダウンルーチンを完了すると、 μP はIC2をシャットダウン状態に戻し、システムは通常のバッテリーバックアップモードに入ります。

ブーストコンバータは、2.5Vまで消耗したリチウムセルで駆動した場合に100mAまでの電流を出力します。RAMバックアップとブーストコンバータにそれぞれ別々のバッテリーを使用することもできます。




図4. V_{CC} が失われそうになると、ブーストコンバータ(IC3)がターンオンして V_{CC} を正常レベルに回復します。

誤ったりセットの防止

監視回路がシステムノイズや V_{CC} の負荷変動に反応してリセットを発生するのを防止する必要があります。デジタル電源ライン上にははたいてい50mV程度のノイズがのっています。リセットコンパレータの伝播遅延が短すぎると、モジュール、周辺機器その他のサブシステムがオン又はオフになったときの負荷変動が大きな問題となる場合があります。

リセットコンパレータの伝播遅延が10µs ~ 30µsの監視回路を使えば、誤ったりリセットを防ぐことができます。伝播遅延が短いと(数百ナノ秒) V_{CC} の変動に素早く反応するため、疑似リセットを発生する可能性が高くなります。一方、遅延が長いと、プロセッサがリセットされる前に V_{CC} がシステムICの動作範囲から大きく外れてしまう恐れがあります。大部分の5Vアプリケーションでは、ICの電気的仕様で指定された最低レベル以下に V_{CC} が低下する前に、リセットを発生するのに十分な容量を備えています。

バッテリーバックアップ

不揮発性メモリを必要とする重要なシステムでは、バックアップバッテリー付のCMOS RAM又は消去可能/プログラマブルメモリを使います。EEPROM及びフラッシュメモリは、メモリ容量だけでなく書込サイクルの許容回数にも定格が定められています。最も一般的な不揮発性メモリは、CMOS RAMをリチウムバックアップバッテリー又は V_{CC} のどちらか高い方に接続するスイッチを備えています。

短時間のメモリバックアップとしては大容量(約0.5F)のコンデンサがよく使われます。SuperCaps™又はMaxCaps™と呼ばれるこれらのコンデンサは、通常動作中にダイ

オードを通じて V_{CC} から充電されます(図5)。充電電流はコンデンサの比較的大きな内部直列抵抗で制限されます。 V_{CC} がICのリセットスレッシュホールドよりも低下すると、RAMが V_{CC} からコンデンサに切り替わります。バックアップ時間はRAM及び監視回路ICの自己消費電流及びコンデンサ自身の自己放電リーク電流に依存します。バックアップモードで僅か数十µAしか消費しない多くのシステムでは、こうしたバックアップコンデンサによって何時間もメモリの内容を保持することができます。例えば、マキシム社の監視回路の自己消費電流は1µAなので一般に無視できます。

3Vアプリケーションでのバックアップバッテリー切換えは難問です。3.3Vの V_{CC} と3.6Vのリチウムバックアップセルの間の切換えをいつ行うかが問題になります。

SuperCapはBaknor Industriesの商標です。
MaxCapはThe Carborundum Corp.の商標です。




図5. 低自己消費電流のシステムでは、非常に大きなコンデンサ(ここでは0.47F)をバックアップバッテリーとして用いることができます。




図6. V_{CC} が2Vの少し上まで下がると、このシステムはCMOS RAMを V_{CC} からバックアップバッテリーに切替えます。

一つの方法は、CMOS RAMの最小スタンバイ電圧よりも高い、グラウンドを基準とした電圧を定義することです。このようにして、 V_{CC} が2Vの少し上まで低下するまでは V_{CC} がRAMに電源を提供し、その後RAMはバックアップバッテリーに切替えられます(図6)。

特別な場合

バッテリーのエネルギーを節約するため、バッテリー駆動のポータブル機器ではしばしば80CL51 μ Cのパワーダウンモードが利用されます。CMOSメモリの内容の保存が重要である場合は、IC1のLOWLINE出力(図5)が割込を発生します。 V_{CC} が許容範囲外に落ちるまでメインバッテリー電圧が下がったときに、この割込信号を使ってシャットダウンルーチンをトリガできます。RAMの内容はバッテリーに残っているエネルギーで生き続けます。

μ Cがパワーダウンモードで、監視回路のRESETが直接 μ CのRST端子に接続されている場合、 V_{CC} がリセットスレッシュホールドよりも低く落ちるとRESETがハイになります。そして、それによって μ Cがウェイクアップしてランモードに入り、 μ Cの自己消費電流が約100 μ Aから6mAに増加します。バッテリー電圧は低下し続け、 V_{CC} はスレッシュホールドより低い値に留まるため、6mAの電流はバッテリーを消耗させ、使えるバックアップ時間がかなり短縮します。

LOWLINEとRESETをANDゲートで結合することにより(図7)、IC3のRSTが(V_{CC} が低下している間でなく)リセットタイムアウト期間だけハイになることが保証されます。言い換えれば、RSTは V_{CC} が(バッテリーの充電又は新しいバッテリーの挿入により)回復してローラインスレッシュホールドを超えたときにハイになります。このANDゲートはこのようにしてスリープ中のコントローラがスリープ状態に留まるようにします。




図7. ANDゲートはマイクロコントローラの動作モードの不必要なシフト(スリープモードから消費電流の大きいアイドルモードへのシフト)を防止することにより、バッテリーエネルギーを節約します。

V_{CC} が正常な動作範囲内であれば、RESETがローでLOWLINEはハイになります。 V_{CC} がローラインスレッシュホールド(リセットスレッシュホールドよりも通常45mV上)よりも低下すると、LOWLINEがローになって、シャットダウンルーチンを始めるように80CL51に指令します。 V_{CC} がリセットスレッシュホールドに達するとRESETが発生しますが、LOWLINEがANDゲートの出力を強制的にローに維持します。

パワーアップ時には、LOWLINEがローに留まるため、RSTは V_{CC} がローラインスレッシュホールドを超えるまでローに留まります。次に、RESETはリセットタイムアウト期間だけ遅れてRST端子に伝播します。このため、80CL51は V_{CC} が有効であるときにだけスリープモードから抜け出します。

このアプリケーションでもう一つ望ましい機能は、スリープ期間中にバッテリーが安全なRAMバックアップ電圧よりも低く落ちたかどうかを検出する能力です。この情報をもとにして、システムはRAMの内容を使って「ウォームブート」を行うか、あるいはバッテリーの低電圧でRAMデータが破壊される恐れがあるため「コールドブート」で始めからやり直すかを決定します。どちらのブートが適切であるかは、IC1のBATT端子(ピン16)から μ Cに指令します。

IC1は、BATT端子に接続されたバックアップバッテリーの状態を検出するためのローバッテリーコンパレータを備えています。このコンパレータ出力(BATT OK)はラッチされていません。図7のアプリケーションではバックアップバッテリーを使用していないため、BATTを使ってBATT OKの状態をラッチすることができます。それにはBATTを80CL51の使用可能なI/Oピンに接続し、さらに10kの抵抗を介してBATT OK端子に接続してください。




図8. この接続法によりバッファ付リセットラインのデュアル制御が可能になり、 μP が発生するリセットの持続時間を延ばすことができます。

通常動作のセットアップでは、 μC がパルス的に約 $30\mu\text{s}$ だけI/Oラインをハイに駆動し、その後そのラインをハイインピーダンス入力に設定します。IC1のコンパレータはBATT OKをハイに駆動し、今度はそれがBATTをハイに引き上げてその状態にラッチします。コンパレータは V_{CC} から電源を得ているため、コンパレータのハイ状態での出力は V_{CC} に近くなります。スリープ期間のどこかで V_{CC} が 2.25V まで低下すると、コンパレータ出力はローになり、そのためBATTがローに引き下げられてロー状態にラッチされます。 V_{CC} が(バッテリーの充電又は新しいバッテリーの挿入により)回復すると、 μC は先に進む前にBATTをポーリングします。ハイならウォームブート、ローならコールドブートになります。

Motorola 68HC11等の μC は双方向性リセットピンを備えているため、監視回路ICのRESETと競合する可能性があります。例えば、監視回路のリセットがハイで μC がそれをローに引き下げようとする、不定のロジックレベルが発生する恐れがあります。図8の接続法を使うと、監視回路と μC の両方がシステムに対して有効なリセットを発生することができます(システム内の一部のデバイスにとって、 μC のリセットは短すぎる場合があります)。

コンデンサは、監視回路及び μC からのリセットにより $\overline{\text{MR}}$ をローに引き下げることが可能にします。 $\overline{\text{MR}}$ がローになると、監視回路内のタイムアウト 200ms のタイマがスタートし、 $\overline{\text{RESET}}$ 端子(ピン2)で最小 200ms のパルスが発生します。このパルスが μC の $\overline{\text{RESET}}$ をオーバーライドし、バッファを通じてシステムリセットを駆動します。コンデンサが充電すると $\overline{\text{MR}}$ はハイに戻ります。タイムアウトディレーが終わって μC の $\overline{\text{RESET}}$ が終わると、コンデンサは $\overline{\text{MR}}$ のプルアップ抵抗及び内部ESD保護ダイオードを通じて放電します。

(資料請求番号：1)