

ツイストペアケーブル 使用時のLVDS シリアライザ/デシリア ライザの性能比較

シリアライザ/デシリアライザを使うと、テレコミュニケーションやネットワーク機器のバックプレーン、第三代携帯電話の基地局におけるラック間接続、デジタルビデオインタフェースなど、短距離広帯域データ通信を必要とするアプリケーションの内部接続配線を減らすことができます。電流モードの低電圧差動信号(LVDS)には、終端処理が簡単である、伝送電力が小さい、電磁干渉(EMI)が小さいなどの特長があります。LVDS規格の基本となるTIA/EIA-644-A規格では、信号レベルなどの物理層パラメータは規定されていますが、データ伝送速度とケーブル長の関係などの接続性能は規定されていません。LVDS規格によってLVDS信号の互換性が確保されるわけですが、高速データ伝送アプリケーションでは、使用するケーブルの種類と長さに応じてどこまでの性能が得られるのかといった情報が必要になります。

マキシムのMAX9205/MAX9207 LVDSシリアライザとMAX9206/MAX9208 LVDSデシリアライザは、100の差動特性インピーダンスを持つシリアル2点間リンク上で高速データ通信を行うことができます。シリアル「ペイロード」データレート(オーバヘッド同期ビットを除いた実伝送レート)は、MAX9205/MAX9206ペアで160Mbps~400Mbps、MAX9207/MAX9208ペアで400Mbps~

600Mbpsとなります。どちらのペアもピン配列は同じですが、異なる周波数に最適化されています。

この記事では、MAX9205/MAX9207 LVDSシリアライザとMAX9206/MAX9208 LVDSデシリアライザをさまざまなデータ伝送速度とケーブル長で使用した時のビットエラーレート(BER)性能を計測した結果とその分析を紹介します。また、リンクアイダイアグラムで測定したジッタ量とBERの相関関係も求めるとともに、さまざまな長さのCAT-5Eシールドなしツイストペアケーブルを使用した時のBERとアイダイアグラムジッタの例も紹介します。当社のデバイスとそのアプリケーションについて、より深く理解していただければと思います。

BERテスト

BERテストは、通信リンクの信頼性を測定する単刀直入で正確な方法です。デジタル通信リンクでは、エラーレートを、受信1000億ビットごとに1ビット(BERが 10^{-12})以下と、非常に低く抑える必要があります。

BERテストを行うためには、高性能信号発生器と専用テスト機器を用意しなければなりません。また、伝送速度にもよりますが、 10^{-12} 以下というBERであることを確認できるだけのビット数を伝送するためには、何時間から何日間もかかることになります。このようにBERテストは時間がかかるため、通常、低BERとなるジッタレベルを計測するなどの方法でリンクの信頼性を予測します。MAX9205/MAX9206リンクとMAX9207/MAX9208リンクのジッタは、計測され、BERとの相関関係が明らかにされています。データシートに記載した最大ジッタ値は、BERテストによって検証済みです。図1は、LVDSシリアライザ/デシリアライザを使ったポイント間リンクの例です。




図1. シリアライザ/デシリアライザを使ったポイント間リンクの例

テストセットアップ

MAX9205やMAX9207はLVDSシリアライザであり、LVDS信号を送出します。これらのシリアライザでは、パラレルデータクロック(TCLK)の立ち上がりエッジで、10ビットのパラレルデータをラッチした上で、オーバヘッド同期ビット(2ビット)を付加し、シリアル化したデータをLVDS出力から送ります。パラレルデータクロックのレンジは、MAX9205が16MHz~40MHz、MAX9207が40MHz~60MHzです。同期用の2ビットを含めると、シリアルビットレートは12 x TCLKとなります。「ペイロード」のシリアルデータレートは(シリアルビットレートから同期ビットの2ビットを差し引いたもの)、10 x TCLKとなります。

ケーブルテストセットアップ(図2)では、テスト用(EV)ボード2に装着したシリアライザ/デシリアライザにより、Agilent 86130A BERテストのシリアルI/OをパラレルI/Oに変換します。変換されたパラレルデータは、EVボード1に加えられ、読みとられます。86130Aから出力されるシリアルデータシーケンスは1200ビット長で、これは、 $2^{10}-1$ の疑似ランダムバイナリシーケンス(PRBS)、1000ビットをもとに、10PRBSビットごとに01同期ビットを挿入して生成されたものです。同期ビットの挿入は、シリアライザによる同期ビットの付加

をシミュレートするものです。EVボード2のデシリアライザでは、同期ビットを取り除き、PRBSデータをパラレル形式でEVボード1上のケーブルテスト用シリアライザに渡します。シリアルデータシーケンスは、連続的にくり返されます。必要なレファレンスクロックは、Agilent 81250が生成します(シリアライザ用TCLKとデシリアライザ用REFCLK)。

BERテストを、5、15、30、60、及び100フィートケーブル長(イーサネットのカテゴリ5E、AWG24、シールドなしツイストペアケーブル、General Cable, Inc., 製品番号2133629H)で行いました。デシリアライザ入力では、アイダイアグラムジッタを、Tektronix TDS784C オシロスコープとTektronix P6247 1.0GHz差動プローブを用いて測定しました。81250で生成されたTCLKシリアライザレファレンスクロックの遅延は、データシートに記載されたシリアライザ入力セットアップとホールド時間条件に適合するように調整しました。

測定方法と結果

テストは、MAX9205/MAX9206とMAX9207/MAX9208というシリアライザ/デシリアライザのペアごとに行いました。86130Aの出力シリアルビットレートは、MAX9205/MAX9206では192Mbps~480Mbps、




図2. シリアルI/OをパラレルI/Oに変換するシリアライザ/デシリアライザを使ったケーブルテストセットアップ




図3. アイダイアグラム信号の完全性を定量的に定義したジッタ測定

MAX9207/MAX9208では480Mbps～720Mbpsとしました。

アイダイアグラム信号の完全性を定量的に測定するため、トータルジッタ(t_{TJ})とマージナルジッタ(t_{MJ})という2つのパラメータを使用しました。 t_{TJ} は、差動電圧ゼロにおけるタイミングジッタ幅です(差動電圧ゼロというのは、オシロスコープで太く表示されている水平格子線を指します)。 t_{MJ} は、差動電圧ゼロにおけるジッタの中心から差動電圧が $300mV_{P-P}$ となるまでの時間です(図3)。差動電圧がゼロになるとデシリアライザの差動入力が反転すると思うかも知れませんが、さらに差動電圧がかからないと入力反転しないと考えたほうが安全です。 t_{TJ} は差動電圧ゼロの点で反転しますが、 t_{MJ} は差動電圧が $300mV_{P-P}$ になった時点でデシリアライザ入力反転したとします。つまり、信号の完全性を評価する指標としては、 t_{MJ} のほうが控えめだと言えます。 t_{UI} (図3)は、シリアルビット(ユニットインターバル)の持続時間として定義されます。ここでユニットインターバルとは、基準周波数を12で割ったものです。

差動ピーク間電位差(V_{P-P})は、計測ポイントにおけるシングルエンド電圧差の2倍、つまり、 $V_{P-P} = 2 \times |(V_{OUT+}) - (V_{OUT-})|$ となります。たとえば、計測ポイントで $V_{OUT+} = 1.35V$ 、 $V_{OUT-} = 1.10V$ (ハイ状態におけるグラウンドに対する相対電圧)であり、 $V_{OUT+} = 1.10V$ 、 $V_{OUT-} = 1.35V$

表1. MAX9206/MAX9208の最大マージナルジッタ

ビットレート (Mbps)	データレート (Mbps)	最大マージナルジッタ t_{MJ} (ps)
192	160	1300
480	400	720
720	600	320

(ロー状態におけるグラウンドに対する相対電圧)だったとすると、 $V_{P-P} = 500mV$ となります。 V_{OUT+} から V_{OUT-} を差し引く差動プローブで計測しているため、アイダイアグラムには V_{P-P} が表示されることとなります。

表1は、MAX9206/MAX9208デシリアライザデータシートに記載されている t_{MJ} の最大値です。 t_{MJ} がこの最大値以下であれば、デシリアライザによりデータをリカバリすることができます。

テストは、2種類の条件で行いました。最初の条件では、シリアルテストパターンランをケーブルごとに1時間ずつ、シリアライザ/デシリアライザが処理できる最高データレートで、 t_{TJ} と t_{MJ} を計測し、ビットエラーをカウントしました。もう一方の試験では、 t_{MJ} がデータシートの最大値を超えるジッタの高い条件で、シリアルテストデータを10時間以上伝送しました(伝送データ量は、 1.73×10^{13} ビットを超えます)。この状態で、 t_{TJ} と t_{MJ} を計測し、ビットエラーをカウントしました。

表2と表3は、MAX9205/MAX9206とMAX9207/MAX9208というシリアライザ/デシリアライザペアで5フィート(1.5m)から60フィート(18m)のケーブル長について行ったテストの結果です。ビットレートとはシリアル信号レート、データレートとは「ペイロード」のシリアルデータレート(データレート = (10/12) x ビットレート)です。

図4aと図4bは、30フィート(9m)と60フィート(18m)のケーブルを経由した後のMAX9208デシリアライザ入力計測したアイダイアグラムです。

表2. MAX9205/MAX9206の t_{TJ} 、 t_{MJ} 、ビットエラー(計測時間は1時間)

ケーブル長 (ft)	ビットレート (Mbps)	データレート (Mbps)	トータルジッタ t_{TJ} (ps)*	マージナルジッタ t_{MJ} (ps)*	差動電圧 V_{P-P} (mV)*	エラーカウント (1.728×10^{12} ビット)
5	480	400	200	220	880	エラーなし
15	480	400	200	260	780	エラーなし
30	480	400	220	320	636	エラーなし
60	480	400	360	560	420	エラーなし

* t_{TJ} と t_{MJ} の計測分解能は10ps。 V_{P-P} の計測分解能は2mV

表3. MAX9207/MAX9208の t_{TJ} 、 t_{MJ} 、 V_{P-P} 、ビットエラー(計測時間は1時間)

ケーブル長 (ft)	ビットレート (Mbps)	データレート (Mbps)	トータルジッタ t_{TJ} (ps)*	マージナルジッタ t_{MJ} (ps)*	差動電圧 V_{P-P} (mV)*	エラーカウント (1.728×10^{12} ビット)
5	720	600	180	200	852	エラーなし
15	720	600	180	230	660	エラーなし
30	720	600	220	270	556	エラーなし
60	720	600	320	N/A ($V_{P-P} < 300mV$)	292	エラーなし

* t_{TJ} と t_{MJ} の計測分解能は10ps。 V_{P-P} の計測分解能は2mV。




図4a及び4b. ケーブル長が30フィート(9m)(左)と60フィート(18m)(右)の時のMAX9208のアイダイアグラム。ケーブル長5フィート(1.5m)から60フィート(18m)までについて測定しました。

信号状態が悪い状況で(つまり、データシート記載よりもジッタマージンが低い状態で)デシリアライザがどこまでデータを回復できるかを示すために、両方のシリアライザ/デシリアライザペアについて、100フィート(30m)ケーブルを用いたテストも行いました。シリアルテストデータは、10時間以上、連続して伝送しました。表4は、ジッタとピーク間電圧、エラーカウントの測定結果です。アイダイアグラムは、図5に示します。

これらのテストでは、ビットエラーは検出されませんでした。ビットレート520Mbpsの信号が100フィート(30m)ケーブルを通過した後、信号の振幅は110mVで、 t_{MJ} に使用した300mV $_{P-P}$ という振幅の1/3程度に過ぎません。また、 $t_{TJ} = 1020ps$ で、ユニットインターバル($t_{UI} = 1/520Mbps$)である1923psの半分以上がジッタだったこととなります。これほどの悪条件でもエラーが発生しなかったことから、データシートに記載された仕様(表1)にはかなりのマージンが含まれていることがわかります。

テスト結果からBERを予測することもできます。シリアルデータシーケンス中のどのビットについても、エラーの発生可能性は等しく、また、エラーイベントはビット列において独立に発生すると仮定します。BERを q とすると、シリアルデータシーケンスは、 q をパラメータとしたベルヌーイ試行としてモデル化することができます。 n を伝送したビット数だとすると、 n ビットシーケンスがエラーがゼロとなる確率は式1で表されます。

$$P_{no\ error} = (1 - q)^n \quad (式1)$$

100フィート(30m)ケーブルを使ったテストでは、 1.73×10^{13} 以上のビット数がエラーなしで伝送されました。BERである q の値を 3.0×10^{-13} とすると、式1から $P_{no\ error}$ は0.0056となります。言い換えると、BER値が 3.0×10^{-13} 以上の時、テストした 1.73×10^{13} というビット列でエラーが発生しない可能性は0.0056ということです。この意味は、統計的に、 1.73×10^{13} と

表4. MAX9205/MAX9206とMAX9207/MAX9208の t_{TJ} 、 t_{MJ} 、 V_{P-P} 、ビットエラー/ケーブル長(フィート)

ケーブル長 (ft)	ビット レート (Mbps)	データ レート (Mbps)	トータル ジッタ t_{TJ} (ps)*	マージナル ジッタ t_{MJ} (ps)*	差動電圧 V_{P-P} (mV)*	計測条件
MAX9205/MAX9206						
100	480	400	660	N/A	192	伝送ビット数: 1.73×10^{13} エラービット数: 0 テスト時間: 10時間以上
MAX9207/MAX9208						
100	520	433	1020	N/A	110	伝送ビット数: 1.87×10^{13} エラービット数: 0 テスト時間: 10時間以上

* t_{TJ} と t_{MJ} の計測分解能は20ps。 V_{P-P} の計測分解能は2mV。




図5. 100フィート(30m)(ケーブルを用い、複数のデータレートについて測定したMAX9207/MAX9208のアイダイアグラム

いうビットシーケンスをエラーなしに伝送できた時、 $BER < 3.0 \times 10^{-13}$ という仮定が正しい可能性は99.44% だということになります。100フィート(30m)という長いケーブルと劣悪な信号品質でこのように高い信頼性が得られたということは、ケーブル長がもっと短く、信号品質も高い状態なら、リンクの信頼性はもっと高くなるということを意味します。

まとめ

BERテストにより、MAX9205/MAX9206とMAX9207/MAX9208というシリアルライザ/デシリアルライザペアの信

頼性を検討しました。ケーブルは低コストのCAT-5Eケーブルを使用し、さまざまな長さで試験を行いました。その結果、信号の劣化が激しい場合でも、リンクBERは、99%を超える信頼水準で 3.0×10^{-13} 以下であることが明らかになりました。また、データシートに記載された最大ジッタはかなり控えめな値であり、高いリンク信頼性を十分に実現できることも明らかになりました。今回のテストは標準的な条件で行ったものであり、実際のアプリケーションでは表1の基準を使うことをお勧めします。製造によるばらつきや電源電圧、温度などの変動要因に対し、十分なマージンが得られるはずです。